Jump to content 日本-日本語

製品  >  ソフトウェア  >  HP- UX Developer Edge

ブレードで実現する「小規模基幹システム」

HP-UX/Integrityサーバー お問い合せ
コンテンツに進む
ブレードで実現する「小規模基幹システム」
エントリレベルの新しいHP Integrityサーバの最大の魅力、それは自社開発のHP zx2チップセットとインテル® Itanium®プロセッサのコンビネーションにより、ハイエンド・モデルの高信頼性をエントリレベルで実現している点だ。3月13日に発表された<第3世代>ブレード型サーバHP BladeSystem c-Class のUNIXサーバ、HP Integrity BL860cにもHP zx2チップセットは搭載されている。HP BladeSystem上のコンパクトな筐体で、プロセッサ障害時の自動切り離しをはじめ、メモリ保護の特許技術ダブルチップスペアリングなど、メインフレーム・クラスのRAS(信頼性・可用性・保守性)を実現する。外見上はPCサーバと同じように見えるHP Integrityサーバだが、その本質は「小規模基幹システム」と言えるだろう。
ブレードで実現する「小規模基幹システム」
<第3世代>ブレードで安心感、低価格、省電力を実現
HP zx2チップセットの高信頼性機能
2007年3月
テクニカルライター 吉川和巳

デュアルコア Itanium + HP自社技術 = 「小規模基幹システム」

新登場のブレード・サーバHP Integrity BL860cをはじめ、rx6600、rx3600、rx2660といったエントリレベルの新しいHP Integrityサーバの最大の魅力、それは自社開発のHP zx2チップセットとデュアルコア インテル®Itanium®プロセッサ 9000番台(以下、デュアルコアItanium)のコンビネーションにより、ハイエンド・モデルの高信頼性をエントリレベルで実現している点だ。まずは、これらの新製品に投入されているデュアルコアItaniumの高信頼性機能にスポットを当ててみたい。

プロセッサの種類によっても異なるが、プロセッサ・エラーの95%〜99.99%は、プロセッサ内部のキャッシュ・エラーによって引き起こされる。そしてキャッシュ・エラーのおもな原因は、自然放射線によるメモリのビット反転である。そこでインテルでは、米国ロスアラモス国立研究所が所有する中性子ビーム発生装置を使用し、デュアルコア Itaniumの耐障害性テストを実施した。このテストは、一般的な環境における自然放射線の2000万倍の放射線を同プロセッサに照射する、いわゆる加速試験(エージング)である。宇宙線による致命的エラーなしに動作する平均時間の予測値を示す、プロセッサのアーキテクチャそのもののテストなのだが、デュアルコア Itaniumのプロセッサ・エラーが発生する確率は「500年に1回」の割合であることが実証された。

こうした業界最高レベルの高信頼性は、デュアルコアItaniumに投入された新技術「インテルRキャッシュ・セーフ・テクノロジー(ICST)」のたまものである。従来のプロセッサでは、キャッシュのECC(エラー訂正コード)では対応できないキャッシュのエラーが発生すると、直ちにOSがハングアップしてしまう。これに対しICSTでは、同様のエラーが発生した場合、このキャッシュ・ラインが使用不可能であると判断し、それ以降は使用しないようマークを付ける。このとき、OSの動作には影響せず、システムは運用を継続できるのが特徴だ。

図1:ICSTによる可用性の向上
図1:ICSTによる可用性の向上

プロセッサを自動で切り離すDPR

またデュアルコア Itaniumでは、メインフレーム・クラスの可用性を実現するユニークな高信頼性機能「マシン・チェック・アーキテクチャ(MCA)」を搭載する。ローエンドのUNIXサーバやPCサーバで用いられるx86プロセッサとは異なり、デュアルコア Itaniumでは、プロセッサとOSの間にPAL(Processor Abstraction Layer)およびSAL(System Abstraction Layer)と呼ばれる抽象化レイヤが介在する。ハードウェア・レベルの障害が発生すると、このPALとSALがその内容をログに記録し、OSへの通知やリカバリ処理を実施する。

このItaniumのMCAは、とりわけHP IntegrityサーバをHP-UXで運用することで、その真価を発揮することができる。HP-UXでは、障害が繰り返し発生したプロセッサを自動的に切り離す機能「Dynamic Processor Resiliency(DPR)」を備えているからだ。

DPRでは、MCAによるキャッシュ・エラーの通知をカウントし、特定のしきい値に達すると該当するプロセッサをOSから切り離す。その手順は以下の通りだ。

図2:HP-UXによるDPRの実行メカニズム
図2:HP-UXによるDPRの実行メカニズム

まず、デュアルコア Itanium上でキャッシュの1ビット・エラーが検出されると、MCAのSALを通じてファームウェア(PDC)上にその回数が記録され、CMCハンドラを通じてdiag2ドライバへ通知される(図2:1〜3)。diag2ドライバに蓄えられたエラー・ログは、Diaglogdデーモンを経て、HP-UXの障害管理ツールであるEMS(Event Monitoring Service)へと渡される(図2:4)。EMSでは、このエラー回数が一定のしきい値を超えた段階で、HP-UXのスケジューラに対してプロセッサの切り離しを指示する。また、diag0ドライバを通じてファームウェアに書き込みを行い、システムの次回ブート時に同プロセッサを切り離すように記録する(図2:6〜7)。さらにEMSは、システム管理者への通知を行う。この一連の処理はHP-UXの内部で自動的に実行されるため、アプリケーションの運用はいつも通り継続できる。

こうしたメインフレーム並みの洗練されたプロセッサ障害ハンドリングを実装したデュアルコア Itaniumベースのサーバは、HP IntegrityサーバとHP-UXの組み合わせをおいて他にはない。続く後半では、HP zx2チップセットで実現する「小規模基幹システム」たる所以について、掘り下げたい。

トップへ   次のページへ

本ページの内容は執筆時の情報に基づいており、異なる場合があります。

お問い合わせ

ご購入前のお問い合わせ


ご購入後のお問い合わせ

HPEサポートセンター
製品の標準保証でご利用いただける無償のサービスです。

ショールーム

ショールーム 導入をご検討のお客様へ
業務アプリケーションの継続・標準化・開発性とシステム担当者様、システム開発者様が抱える悩み・疑問に対する解決策実体験して頂けます。
印刷用画面へ
プライバシー ご利用条件・免責事項