Jump to content 日本-日本語

製品  >  HP ProLiant サーバ  >  技術情報  >  White Paper

whitepaper

技術資料

HP ProLiant サーバ

目次

はじめに
  基本的なDRAM動作
  SDRAMテクノロジ
  SDRAMの先進テクノロジ
  結論

PDFファイル ダウンロード

このホワイトペーパーのPDFファイルをこちらからダウンロードしてご覧下さい。
(PDFファイル、404KB)
コンテンツに進む

メモリテクノロジの進化: システムメモリ テクノロジの概要 技術概要、第4版


SDRAMテクノロジ

FPM DRAMおよびEDO DRAMは、非同期に制御されていました。つまりメモリバスクロックがありませんでした。メモリコントローラは、絶対タイミングに基づき、信号をアサートするタイミングとデータを受け取るタイミングを決定していました。非同期システムバスと非同期メモリバスとの間の非効率なデータ転送が、より長い遅延時間を引き起こしていました。

その結果、JEDEC (メモリデバイスおよびモジュールのためのエレクトロニクス産業界の標準化機関) は、データのリード/ライトに要するシステムクロックサイクル数を減らすために、同期DRAM (SDRAM) を開発しました。SDRAMは、メモリバスクロックを使用してメモリチップ上の入力信号と出力信号を同期させます。これによりメモリコントローラが簡素化され、CPUからメモリへの遅延が短縮されました。

同期動作とバーストモードアクセスに加え、マルチメモリバンク、帯域幅の増加、レジスタ論理チップなど、SDRAMにはデータの取得を高速化し、メモリ容量を増加させる機能が備わっています。

 
図5. 2つのノッチがあるSDRAM DIMM
図5. 2つのノッチがあるSDRAM DIMM
   
 

マルチメモリバンク
SDRAMはより多くのデータに同時にアクセスするために、メモリを2〜4のバンクに分割します。2バンクSDRAMは、たとえばノートの各ページを2つに分割して、2人のアシスタントに持たせ、自分が好きなときにデータにアクセスするようなものです。特定のページからデータを要求すると、両方のアシスタントが同時にそのページの各自の部分を取り出します。アシスタントに休憩 (リフレッシュ) が必要な場合でも、交代で休憩を取らせることで、常時最低でも1人のアシスタントは働いています。したがって、2人のアシスタントがいることで、アシスタントが1人の場合よりもより素早くページ全体から同じデータを取り出すことができます。特に休憩中はアシスタントが1人しかいない場合はデータを取り出すことはまったくできません。つまり、1つのメモリバンクにアクセス中には、残りのバンクはアクセス可能状態で待機しています。これによりプロセッサが前のアクセスが完了する前に新しいメモリアクセスが開始できるため、継続したデータフローが実現します。

帯域幅の増加
メモリバスの帯域幅容量は、幅(ビット)および周波数 (MHz) ともに増加しています。SDRAMは、100 MHzで動作時に8バイト(64ビット)を転送することで、メモリ帯域幅が800 MB/sに増加しました。これはEDO DRAM (66 MHzで533 MB/s) よりも50%も多い数字です。

レジスタ付きSDRAMモジュール
より多くのメモリサブシステム容量を達成するために、一部のDIMMではアドレス信号とコマンド信号用のパススルーバッファとして動作するレジスタ論理チップ(レジスタ)を採用しています。レジスタはチップセットが各モジュールでDRAMチップ全体の配列を駆動するのを防ぎます。より正確に言えば、チップセットは各モジュールでレジスタのローディングしか駆動しません。各DIMMのレジスタはアドレス信号とコマンド信号を再駆動してそれぞれのDRAMチップに送ります。同時に、レジスタ付きDIMMのフェーズロックループチップは、システムバスクロックと同期して動作する2回目のクロック信号を生成します。これによりシステムバスクロック信号がすべてのDRAMチップを駆動することを防ぎ、より多くのメモリモジュールをメモリバスに追加してメモリ容量を増加することが可能になります。

 
図6. レジスタ付きDIMM
図6. レジスタ付きDIMM
 

DIMMの構成

シングルサイドDIMMとダブルサイドDIMM DIMMを構成するSDRAMチップは、4ビットまたは8ビットのいずれかで64ビットを実現しています。4ビットを提供するチップはx4と呼ばれ、8ビットを提供するチップはx8と呼ばれます。1つのDIMMを構成するには、x4チップなら16個、x8チップなら8個必要です。x8 DIMMは、8個すべてのチップがDIMMの片面に納まるため、シングルサイドと呼ばれます。x4 DIMMは、16個のチップがDIMMの両面を占領するため、ダブルサイドと呼ばれます。どちらの場合も、1つのチップセレクトを使用してDIMM上のすべてのチップを駆動します。
シングルランクDIMMとデュアルランクDIMM 1つのチップセレクトでDIMM上のすべてのチップを駆動するDIMMをシングルランクDIMMと呼びます。x8チップの2つ目のセットをx8 DIMMのもう片面に追加して、新たに64ビットのセットを作ることができます。この2番目のチップセットには、独自のチップセレクトが必要です。2つのチップセレクトをサポートするDIMMをデュアルランクDIMMと呼びます。デュアルランクDIMMは、x4チップでも構成することができます。この場合、x4チップを2個重ねて、DIMMの両面にそれぞれ16個ずつ、全部で32個のチップを載せます。
各ランクへのメモリコントローラからのリード/ライト要求は、DIMMの両方のチップセットが同時に共有メモリバスを巡って競合しないよう、交互に行われます。デュアルランクDIMMは1つのDIMMのスペースに2つのDIMMコンポーネントを配置して、メモリ密度を改善します。
パリティとECC DIMM 標準のDIMMには、各面に9個ずつチップが載る十分なスペースがあります。9番目のチップは、DIMM上に格納される各64バイトのキャッシュライン用のパリティまたはECC (Error Correction Code) を格納するために使用されます。パリティの場合、メモリコントローラはシングルビットエラーを検出することができますが、エラーを修正することはできません。また、マルチビットエラーは検出できません。
ECCの場合、メモリコントローラはシングルビットおよび連続するマルチビットのエラーの検出と修正ができます。マルチビットの連続エラーは、x4チップまたはx8チップ全体に障害が発生したときに発生します。メモリコントローラは、連続していないダブルビットエラーも検出できます。メモリコントローラは修正できないエラーを検出すると、システムを停止してエラーログを記録します。サーバにECC DIMMを採用すると、可用性と信頼性が向上します。

次へ 次へ


PDFファイルをご覧いただくには、Adobe® Reader® が必要です。
アドビシステムズ社のウェブサイト より、ダウンロード(無料)の上ご覧ください。
印刷用画面へ印刷用画面へ
プライバシー ご利用条件・免責事項